Матриця маршрутизації
На будь складальної лінії повільний сегмент визначає загальну продуктивність. Алгоритми маршрутизації використовуються для розробки найбільш ефективних шляхів забезпечення оптимальної продуктивності. Маршрутизація здійснюється на різних рівнях, таких, як локальний, маршрутизація загального призначення між різними CLB, маршрутизація вводу-виводу між блоками і CLB, виділена маршрутизація для певних сигнальних класів з метою максимізації продуктивності і Global Routing для розподілу тактових та інших сигналів з дуже великим розгалуженням. Сімейства FPGA також мають великі блокові структури RAM для доповнення розподілених LUT RAM, розмір яких варіюється для різних пристроїв FPGA.
Проектування FPGA передбачає в основному той же підхід, що і будь-яка система VLSI, основними етапами якої є проектування, моделювання поведінка, синтез, моделювання після синтезу, трансляція, відображення і маршрутизація, а також подальший аналіз, такий як моделювання синхронізації та статичний аналіз синхронізації. На комп’ютері дизайн виглядає впорядкованим і покладеним плиткою, однак фактично є недосконале розміщення та маршрутизація, що призводить до зниження продуктивності.
Щоб підвищити продуктивність FPGA, завжди можна використовувати більше транзисторів. Службова площа висока. Установка більшої кількості транзисторів означає, що можливі масштабні конструкції. Витік є серйозною проблемою для ПЛІС і в той же час представляє інтерес. Використання асинхронної архітектури FPGA показує кращі результати в поєднанні з технологією конвеєрної обробки, яка зменшує глобальні входи і покращує пропускну здатність.
