Якість і проблеми воріт
Безпека системи завжди була головною проблемою, так як код повинен розкриватися кожен раз, коли завантажувався в ПЛІС. Така гнучкість робить FPGA потенційною загрозою шкідливих модифікацій при виготовленні, тому шифруванні бітових потоків вчасно прийшов йому на допомогу.
Часто недосвідчені дизайнери і користувачі стикаються з дилемою, наскільки потужна ПЛІС підходить для їх розробок. Виробники часто вказують метрики, наприклад, «кількість воріт». Наприклад, програмування ПЛІС Xilinx використовує 3 метрики для вимірювання об’єму FPGA, максимальних логічних елементів, максимальних бітів пам’яті і типового діапазону шлюзів. Поки вони є узгодженими, міграція між моделями дещо спрощується, але вона рідко пропонує точне порівняння у різних постачальників через різноманітність в архітектурі і з-за відмінностей в продуктивності.
Найкращим показником є порівняння типу і кількості наданих логічних ресурсів. На додаток до цього, розробник повинен повністю усвідомити, що саме потрібно від пристрою, оскільки виробники можуть похвалитися можливостями, які будуть мати найменше значення для роботи. Наприклад, Stratix II EP2S180 від Altera має близько 1,86,576 LUT з 4 входами, а Xilinx Virtex-4 XC4VLX200 містить відповідно 1,78,176. Однак, якщо для проектування потрібна лише 177 тис. LUT, це буде досить.
Якщо ОЗП – це бажана метрика для дизайнера, то ні 6 Мбіт Xilinx XC4VLX200, ні 9 Мбіт Altera EP2S180 не будуть кращі, порівняно з менш рекламованої, більш старою моделлю XC4VFX140 з 9,9 Мбіт.
