Що таке ПЛІС: поняття, визначення, правила програмування та основи для початківців

Рівень передачі регістра RTL

RTL позначає рівень передачі регістра. Розробник також може зіткнутися з термінами Register Transfer Logic або Register Transfer Language, всі вони означають одне і те ж в контексті проектування обладнання. RTL — це абстракція більш високого рівня для цифрового апаратного дизайну, яка знаходиться десь між строго поведінковим моделюванням на одному кінці і чисто структурним на рівні шлюзу — на іншому.

Моделювання гейтів означає опис апаратних засобів з використанням базових вентилів, що є досить виснажливим. RTL можна розглядати як аналог терміна «псевдокод», використовуваного в основи програмування ПЛІС. Можна описати апаратний дизайн як послідовність кроків або потоку даних від одного набору регістрів до наступного в кожному тактовому циклі.

RTL також називають дизайном «потоку даних». Як тільки проект RTL готовий, його легше перетворити в реальний код HDL, використовуючи такі мови, як Verilog, VHDL, SystemVerilog або будь-який інший мову опису обладнання.

ПЛІС — це набагато більше, ніж просто безліч воріт. Хоча можна будувати логічні схеми будь-якої складності, організовуючи і з’єднуючи логічні елементи. Це спосіб виразити логіку в простому форматі, який в кінцевому підсумку можна перетворити в масив елементів. Два популярних методу зробити це: введення схеми і мови опису обладнання HDL. До того, як він став широко використовуваним, інженери проектували все з допомогою схем. Вони були дуже простими для невеликих проектів, але болісно некерованими — для великих. Варто тільки уявити собі, як інженери Intel малюють схеми для Pentium, у якого мільйони шлюзів! Це неприйнятно складно.

Verilog — це мова опису апаратних засобів HDL, який можна використовувати для цифрових схем в текстовому вигляді. Вивчення Verilog не так складно, якщо у користувача є досвід програмування. VHDL є ще одним популярним HDL, широко використовуваним в галузі. Verilog та VHDL мають більш або менш однакове визнання на ринку, але користувачі зазвичай вибирають Verilog, оскільки він простий у вивченні і має синтаксичне схожість з мовою Сі.