Що таке ПЛІС: поняття, визначення, правила програмування та основи для початківців

Апаратні засоби та наладка

Intel Quartus Prime Software Suite Lite Edition — програмне забезпечення для проектування ПЛІС. Воно ідеально підходить для початківців, так як його можна завантажити безкоштовно, а файл ліцензії не потрібно. Можна завантажити програмне забезпечення на сайті виробника. Розмір (кілька гігабайт), їх завантаження і установка може зайняти багато часу. Щоб мінімізувати час і необхідний дисковий простір, рекомендується завантажувати тільки ті елементи, які необхідні для користувальницьких задач. При запиті, файли для завантаження, знімають прапорець «Select All» і вибирають тільки Quartus Prime і підтримку Cyclone V пристрою.

Алгоритм створення проекту:

  • Відкривають Майстер нового проекту.
  • Вибирають Next > Каталог > > Ім’я об’єкт верхнього рівня.
  • Вибирають каталог для розміщення проекту, наприклад, «Blink» і поміщають його в папку intelFPGA_lite, але можна розмістити де завгодно і натискають «Далі».
  • Коли буде запропоновано створити каталог, вибирають «Так».
  • Вибирають «Порожній проект» і натисніть «Далі».
  • Додають файли і «Далі».
  • Налаштовують сімейства, пристрою і плати, вибираючи таке: сім’я – Циклон V, пристрій – Циклон V SE, база, назва пристрою: 5CSEBA6U2317.
  • Щоб вибрати конкретний пристрій, потрібно натискати стрілки вгору / вниз, щоб побачити список підтримуваних пристроїв, поки не з’явиться 5CSEBA6U2317.
  • Користувачеві може знадобитися розширити поле «Ім’я», щоб побачити повне ім’я пристрою, натиснути «Далі».
  • При налаштуванні інструмент EDA, використовують стандартні інструменти, тому ніяких змін не буде, натискають «Далі» і «Готово». З’явиться екран резюме.
  • Створюють файл HDL з впровадженням Verilog як HDL.
  • Переходять на вкладку File (головне вікно) і вибирають New.
  • Вибирають Verilog HDL File і натискають кнопку ОК.
  • Вибирають «Файл»> «Зберегти як».
  • Вибирають ім’я файлу. Це ім’я файлу верхнього рівня, і воно має збігатися з ім’ям проекту.
  • Натисніть «Зберегти».
  • Створюють модуль Verilog.
  • Копіюють і вставляють нижче розміщений код Verilog у вікно blink.v, а потім зберігають файл коду.
  • Натискають правою кнопкою миші «Аналіз і синтез», а потім натискають «Пуск», щоб виконати перевірку синтаксису і синтезу коду Verilog.
  • Якщо процес завершується успішно, поряд з аналізом і синтезом відображається зелена галочка. Якщо помилка, перевіряють синтаксис і переконуються, що він точно відповідає блоку коду, вказаному вище.

    Всі досвідчені програмісти знають, що складні програми, навіть підпрограми, не працюють правильно з першого разу. Здатності до абстракції у людини, засновані на досвіді, дозволяють йому знаходити рішення, не турбуючись про найдрібніших деталях. Але сувора правда полягає в тому, що фізична система, в яку вбудовуються програми, вимагає, щоб кожна дрібниця була врахована, перш ніж все запрацює.

    З поліпшенням програмних інструментів для розробки ПЛІС в основному від традиційних постачальників, а також незалежних постачальників інструментів: Synplicity, FPGA — стає день від дня все більш популярною. Тепер ПЛІС почали включати спеціалізоване апаратне забезпечення необхідних клієнту функцій, знижуючи витрати виробників. Таким чином, в майбутньому може з’явитися конкуренція між жорсткими і дешевими системами з гнучкими ядрами. Очікується, що в найближчому майбутньому витрати будуть знижуватися ще більше, оскільки популярність FPGA зросте в рази.

    Виробники почали експериментувати з таким поняттям, як вбудовування ПЛІС в інтегральні мікросхеми для створення гібридного пристрою. Основна увага як і раніше приділяється маршрутизації межз’єднань, а в архітектурах CLB спостерігаються менші зміни. Оскільки ПЛІС продовжують включати процесори, нове покоління вимагає не тільки знань апаратного забезпечення цифрового дизайну, але і досвіду розробників в процесі одноразового програмування ПЛІС. В цілому, очікується, що FPGA відніме частку ринку в пристроях ASIC і стане домінуючою технологією, що охоплює безліч додатків з різних областей.